Produktdetails:
|
Bandbreite: | 160 MHZ | Frequenzbereich: | 10MHz-6GHz |
---|---|---|---|
FPGA: | das XC7K410T | Aufgesteckte Platinen: | UBX-LW 160MHZ |
Datenspeicherung: | 1GB DDR3 | Schnittstelle: | 1/10-Gigabit-Hafen, PCIE |
Markieren: | Eingebetteter SDR USRP 2954,Hochleistung 2954 bettete SDR ein,Hochleistung bettete SDR 2954 ein |
Das USRP-LW 2954 ist eine leistungsstarke, ersteigbare Software-definierte Plattform des Radios (SDR) für die entwerfenden und einsetzenden zukünftigen drahtlosen Kommunikationssysteme. Es besteht aus einem USRP-LW X310 und zwei UBX-LW 160MHz Rf-Tochterbrettern
Die USRP-LW 2954 Hardwarearchitektur kombiniert zwei erweiterte Bandbreitentochterbrettschlitze mit einer Bandbreite von bis 160M von 10MHz zu 6GHz. Und sie kennzeichnet mehrfache Hochgeschwindigkeitsschnittstellen, um von zu wählen (Häfen PCIe, Gigabit/10 Gigabit Ethernet) sowie ein rohstoffreiches, Benutzer-programmierbares Kintex-7 FPGA. Darüber hinaus benutzt das USRP-LW 2954 einen plattformübergreifenden UHD Fahrer der offenen Quelle, mit vielen Entwicklungsrahmen, kompatiblen Bezugsarchitektur und Projekten der offenen Quelle.
Als der digitale Verarbeitungskern des USRP-LW 2954 liefert das XC7K410T FPGA Hochgeschwindigkeitszusammenhang zwischen allen Hauptteilen. Schließt Rf-Vorderseite, Wirtsschnittstelle und Gedächtnis DDR3 ein. Die Nichterfüllung FPGA stellt ganz UHDs für die Kontrolle des digitalen downconversion und des digitalen upconversion, der feinen Frequenzabstimmung und einiger anderer DSP-Funktionsblöcke zur Verfügung. Benutzer können den Ersatzraum des rohstoffreichen Kintex-7 FPGA, plus den RFNoC-Entwicklungsrahmen nutzen, der durch USRP gestützt wird, um ihre eigenen DSP-Verarbeitungsmodule zu entwickeln und einzuführen.
Das USRP-LW 2954 bietet eine Vielzahl von Hochgeschwindigkeitsschnittstellen an, um von zu wählen. Auf der Platte des Gerätes, ist der Gigabit Ethernet-Hafen eine der einfachsten und allgemein verwendetsten Weisen anzuschließen. Für Anwendungen mit ausgedehnter Bandbreite und niedriger Latenz, wie PHY-/MACstudien, stellt das USRP-LW 2954 eine leistungsfähige Busschnittstelle PCIe x4 für diese deterministische Operation zur Verfügung. Wenn die Anwendung die Netzaufnahme oder -knoten verwendet, die verarbeiten, ist der 10-Gigabit-Hafen die beste Wahl.
Das USRP-LW 2954 schließt viele zusätzlichen Eigenschaften ein, die einigen anderen drahtlosen Anwendungen helfen. Zum Beispiel in FPGA-Entwurf, kann das 1GB DDR3 auf dem Motherboard als Datenpufferbetrieb und -Datenspeicherung verwendet werden. Das interne GPSDO liefert Hochpräzisionsfrequenzhinweis, wenn es auf dem GPS-System mit einer Synchronisierungsverzögerung von kleiner als 50ns synchronisiert wird. Erlaubt dem Benutzer, externe Komponenten wie Verstärker und Schalter durch die GPIO-Schnittstelle zu steuern, Stützinput wie Ereignisauslöser und beobachtet ausprüfen Signale. Das USRP-LW 2954 schließt auch einen internen JTAG-Adapter mit ein, der Entwicklern erlaubt, neue FPGA-Bilder leicht zu laden und auszuprüfen.
Ansprechpartner: Mr. Chen
Telefon: 18062514745